<div>While it is true that RISC-V has a plethora of choices a sensible target for COG would probably be called RV64GC, which is the base 64 bit plus useful things like the FPU and so on.  The critical letter is that G which includes F and D the single and double precision float instructions.<br></div><div><br></div><div><br></div><div><br></div><div><br></div><div ><br></div><div class="ik_mail_quote answerContentMessage" ><div>On 2022-06-15T19:22:06.000+02:00, tim Rowledge <tim@rowledge.org> wrote:</div><blockquote class="ws-ng-quote"><pre style="white-space: normal;">I could have sworn I've read emails from someone that did a MIPS cog port, but it hasn't made it to the 'official' opensmalltalk-vm repository as yet.<br/><br/>A complication for a RiscV cog that I would anticipate from my fairly limited reading on RiscV is that the actual instruction set for any particular cpu can vary quite a lot because of the building-block nature of the specification. I hope it's not quite as confusing as it seems to me so far.<br/><br/><blockquote class="ws-ng-quote">  On 2022-06-15, at 5:59 AM, <a target="_blank"  class="defaultMailLink" href="mailto:ken.dickey@whidbey.com">ken.dickey@whidbey.com</a> wrote:<br/> <br/> On 2022-06-15 03:06, Gerald Klix via Cuis-dev wrote:<br/> <br/><blockquote class="ws-ng-quote">  Nevertheless I don't understand Ken's answer.<br/></blockquote>  <br/><blockquote class="ws-ng-quote">  To make a story too long short: Obviously there never was a JIT version of the<br/> opensmalltalk VM for the RiscV-architecture (I don't know to state this in a more explicit way).<br/></blockquote>  <br/> Gerald,<br/> <br/> Sorry to be confusing.<br/> <br/> OpenSmalltalk-VM has many delivery targets.<br/>  OSs: Windows, Linux, MacOS, SunOS. [?RiscOS?]<br/></blockquote> <br/><br/>Ah. RISC OS. Yes, well, I haven't had any time to update that in quite a while. I really would like to do a cog version since we have the ARM cog already sorted, but *time*. What even is that thing *spare time*?<br/><br/><br/><blockquote class="ws-ng-quote">   CPU Architectures: Intel, Arm, now Risc-V<br/>     32 bit, 64 bit variants<br/>  Displays & plugins<br/>     [X-Windows, FrameBuffer, ..]<br/> <br/> There are three basic VM "flavors"<br/>   Original stack VM ["Back to the Future"]<br/>   Spur [Stack VM with top of stack mapped to machine registers]<br/>      a.k.s. squeak.stack.spur<br/>   Cog [Above + JIT]<br/>      a.k.a. squeak.cog.spur<br/> <br/> The VM easiest to port is squeak.stack.spur<br/> <br/> The squeak.stack.spur flavor is running now on RISC-V RV64 (64 bit) Debian Linux.<br/> <br/> No JIT (no squeak,cog.spur) yet.<br/> <br/> HTH,<br/> -KenD<br/> <br/></blockquote> <br/><br/>tim<br/>--<br/>tim Rowledge; <a target="_blank"  class="defaultMailLink" href="mailto:tim@rowledge.org">tim@rowledge.org</a>; <a target="_blank"  class="defaultMailLink" href="http://www.rowledge.org/tim">http://www.rowledge.org/tim</a><br/>Strange OpCodes: SDP: Search and Destroy Pointer</pre></blockquote></div>