<div>I am sure Ken knows better than that.</div><div>After all he does things like this:</div><div><a href="https://github.com/KenDickey/BeeYourself" title="https://github.com/KenDickey/BeeYourself">https://github.com/KenDickey/BeeYourself</a><br></div><div>Nevertheless I don't understand Ken's answer.</div><br><div>To make a story too long short: Obviously there never was a JIT version of the</div><div>opensmalltalk VM for the RiscV-architecture (I don't know to state this in a more explicit way).</div><br><br><div>Best Regards,</div><br><div>Gerald</div><br><div class="gmail_quote_attribution">On Jun 14 2022, at 5:21 pm, tim Rowledge <tim@rowledge.org> wrote:</div><blockquote><div><br><br><br><div>> On 2022-06-14, at 7:26 AM, ken.dickey@whidbey.com wrote:</div><div>></div><div>> On 2022-06-14 06:37, Gerald Klix via Cuis-dev wrote:</div><div>></div><div>>> I did not ask a specific enough question:</div><div>>> "Wasn't there a RiscV JIT VM? AFAIR Eliott wrote something about that one."</div><div>></div><div>> No. MIPS, ARM, and RISCV are all RISC architectures,</div><br><div>Over the years I have noticed that a very large number of people seem to think that 'RISC architecture' maps to 'all RISC chips have the same instruction set'. It makes me shake my head sadly every time.</div><br><br><div>tim</div><div>--</div><div>tim Rowledge; tim@rowledge.org; http://www.rowledge.org/tim</div><div>"Virtual Memory" means never knowing where your next byte is coming from.</div></div></blockquote>